(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-74909

(43)公開日 平成5年(1993)3月26日


(51)Int.Cl. ⁵	識別記号	庁内整理番号	FI	技術表示箇所
HO1L 21/66	S	7013-4M		
G 0 1 R 31/26	G	9214-2G		
31/28			·	·
H01L 21/66	. Z	7013-4M 6912-2G	G 0 1 R 31/28 審査請求 未請求	Z 請求項の数 2(全 8 頁)
(21)出頗番号	特顯平2-402830		(71)出願人 000101248 アジアエレクトロニクス株式会社	
(22)出願日	平成 2年(1990)12月	·	(72)発明者 神谷 隆幸 神奈川県横浜市 アエレクトロニ	用賀 2 -35-1 緑区中山町500-1 アジ クス株式会社横浜事業所内
			(74)代理人 弁理士 油井	透 (7) 2 石)
				,

(54)【発明の名称】 ウエハテスト方法

(57)【要約】

[日的] ウェハ中のメモリ欠陥救済後に行なわれる救済確認テストにおいて、それまでウェハ中のチップ全数について行なっていたテストを、救済処理を施したチップのみについて行い、テスト時間の短縮化を図る。

「構成」 バス・フェイル情報に加えて、デバイス試験で見つけた救済可能なチップのデータを格納するデータ・ファイル24を作る(①のプリテスト)。このデータに基づき救済可能なチップについて救済を行なう(②のレーザカット)。同じデータ・ファイル24を用いて、救済を施したチップを検索して、救済を行なったチップのみに対してスキップ・プロービングテストを繰り返す(③エンドテスト)。救済確認テストで得たデータ・ファイル25とプリテストで得たデータ・ファイル24とに基づきフェイルチップに対してインク処理26を施す。



本発明の概念図

【特許請求の範囲】

【請求項1】 前工程での救済可能なウェハ中の素子欠陥をデバイス試験で見つけて、その素子配線を切断して素子を救済した後、その救済の確認のために再度デバイス試験を行うウェハテスト方法において、

デバイス試験で見つけた救済可能なチップのデータを格 納するデータ・ファイルを作り、

このデータに基づきウェハ中の救済可能なチップについ て配線カットによる救済を行なった後、

ウェハ中で救済を行なったチップのみに対して再度のデ 10 バイス試験を繰り返すようにしたことを特徴とするウェ ハテスト方法。

【請求項2】 再度のデバイス試験で、救済確認テスト により得られたパス・フェイル情報からなるデータ・フ ァイルを作り、

このデータ・ファイルに基づいて、フェイルデバイスに フェイル処理を施すようにしたことを特徴とする請求項 1に記載のウェハテスト方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、ウェハ中の素子の欠陥 救済前後に行なわれるウェハテスト方法に係り、特に素 子救済後に行なわれる救済確認テストを改善したものに 関する。

[0002]

【従来の技術】一般に、1 Mビット以上の容量のメモリテストシステムでは、生産ラインの歩留り向上とテストコストの低減のため、ウェハ検査工程でメモリの欠陥教済(リダンダンシ)の導入が要求される。このメモリのリダンダンシとは、救済することが可能な、ウェハ製造 30工程での配線オプーン、ショート等の欠陥を発見して、該当する配線をメモリセルから切り離し、予め用意した救済用のセルを代りに充当することにより、メモリチップを修理(リペア)する技術である。

【0003】このために、オフラインのメモリリペアシステムが構築されている。これは、プリテストでデバイス試験(チップ試験)を行なってリダンダンシ情報を得た後、リダンダンシ情報に基づき救済可能なメモリセルに対して配線のカットを行う。そして、カットしたメモリセルを含むチップがリペアされているか否かのエンド 40 テストを行う。

【0004】この試験過程を詳しく説明する。

【0005】のプリテスト ウェハ中の試験対象のチップ(ダイともいう)を測定位置にプローバで移動し、半導体測定装置(以下、テスタという)によってデバイス試験を行ない、カテゴリ(品質度)の分類を行う。これをウェハ中の全てのチップに対して繰り返し行う。そして、ウェハ毎にカテゴリ・データ・ファイルを作製し、試験されたチップ毎のアドレスやそのカテゴリ

ス、フェイル、リダンダンシ情報等が含まれる。

【0006】②レーザカット プリテストで作成されたカテゴリ・データ・ファイルから、ウェハ中で救済可能なチップに対して、レーザ装置によって救済を行う。 【0007】③エンドテスト チップ試験(デバイス試験)の最終工程として、リダンダンシ試験を除き、上記プリテストと同じ試験をチップの全数について行う。この再試験でパスとなったものはリペアされたことになる。

[8000]

【発明が解決しようとする課題】上述したように、従来のウェハテストの試験においては、被測定ウェハに対してテスタを使用して、Φ→Φ→Φの試験過程が必要となる。

【0009】ところが、3のエンドテストでは、0で試

験を行なった全てのチップに対して、再度同一試験を行なうことになる。すなわち、本来、救済したチップのみを試験してリペアの確認のみを行なえばよいのに、既にパスしていて更にチェックする必要のないチップ及び、20 もともと救済不可能でフェイルになっているチップを再び試験している。これは、次のような種々の欠点をもたらしていた。ウェハ検査工程でのウェハテスト時間を延し、生産性を低下させる。また、テスト時間の延長により、プローバに取り付けられるプローブ・カードの多数の針を傷めやすく、その交換時期が早まる。さらに、テスタ内の消耗部品の交換時期をも早めることになる。

【0010】本発明の目的は、上述した従来の欠点を解消して、ウェハテスト時間の短縮と生産性の向上を図り、かつウェハテストに必要な消耗部品の寿命を向上させることが可能なウェハテスト方法を提供することにある。

[0011]

【課題を解決するための手段】本発明は、前工程である ウェハ製造工程での救済可能なウェハ中の素子欠陥をデ バイス試験で見つけて、その素子配線を切断して素子を 救済した後、その救済の確認のために再度デバイス試験 を行うウェハテスト方法に適用される。

【0012】デバイス試験で見つけた救済可能なチップのデータを格納するデータファイルを作成し、このデータに基づきウェハ中の救済可能なチップについて配線カットによる救済を行なった後、前記データに基づきウェハ中で救済を行なったチップのみに対して再度のデバイス試験を繰り返すようにして、再度のデバイス試験でウェハ中の全チップ数分の試験を繰り返さないようにしたものである。

【0013】この再度のデバイス試験において、最終的に教済できなかったチップをフェイルとして取り扱うために、救済確認テストにより得られたパス・フェイル情報からなるデータファイルを別に作り、このデータファ

) イルに基づいてフェイルデバイスにフェイル処理を施す

・データを格納する。後者のカテゴリ・データにはパ

3

ようにすることが望ましい。

[0014]

【作用】本来、素子欠陥の救済後に行なわれるデバイス 試験は、救済の確認のための試験であるから、救済の行 なわれたチップのみを試験するだけで足りる。

【0015】この点で本発明では、ウェハ中で救済を行 なったチップのみに対して再度のデバイス試験を繰り返 すようにしているので、無駄のない効率の良い試験を行 うことができる。特に、量産工程で、かつ、ウェハ当り の全チップ数に対して、救済の行なわれるチップ数の占 める割合が小さい程効果的となる。

[0016]

【実施例】以下、メモリに適用した本発明のウェハテス ト方法の実施例を図1~図4を用いて説明する。

【0017】図4はウェハテスト方法を実施するための システム構成例を示す。ウェハテストを行うテスタ31 と、リダンダンシ可能なチップセルの配線をカットする レーザビーム装置32と、フェイルチップにマークを付 けるインカマシン33とが、ネットワーク35を介して ホストコンピュータ34に接続されている。 テスタ31 には2台のプローバ#1、#2が接続されマルチテスト が可能になっている。ホストコンピュータ34は、これ に接続されたテスタ31,レーザ・ビーム装置32,イ ンカマシン33を統括制御すると共に、テスタ31に対 するテストパターンのダウンロードとか、データ処理の ためにテスタ31からのテスト結果を吸い上げるように なっている。

【0018】上記システムにより実施されるウェハテス ト方法の概要を図1に示す。

【0019】のプリテスト チップ並列テスト(い 30 わゆる多個取り) が可能な2ステーションを構成するプ ローバ#1, #2でデバイス試験を行う。このとき、ウ ェハのエッジ付近のチップに移動してプローブしたとき は、同時に複数のチップをプロービングすることが可能 な多個取り用のプローブ・カードのために、針がウェハ のエッジに接触してしまいダメージを受けることがあ る。これを防ぐために、ウェハの巾のチップの移動する アドレスを予め指定し、ウェハのエッジの内側のチップ のみをプローブするようにしてある。これをダイレクト ・ムビング・プローブという。 そして、 テスタ31内の ハ― ドディスクにウェハ毎にカテゴリ・データ・ファ イル(ファイル名Pxxxxx. Wnn) 24を作成す る。 ここで、ファイル名の先頭の "P" はプリテストの 頭文字を表し、ファイル名の残り及び拡張子の"xxx xx. Wnn" 中にはウェハのロットNo. 及びウェハ No.を表す。試験内容は配線が断線しているか否かを 調べるオプーンチェック(OC)、電流リークや電圧レ ベルを調べるDC試験、ファンクション試験、リペアの ためのリダンダンシチェック等が行なわれる。

のアドレスやそのカテゴリ・データ(良品、不良品、及 びリダンダンシ可能か否かの分類)等を格納する。ここ で、チップのアドレスとはチップ内の物理的位置をXY 軸座標で表したものである。 例えば、 6インチウェハで あれば数百個程度のチップが得られるが、これらに個別 のアドレスがふられることになり、そのアドレスにより 当該チップの場所が特定される。また、カテゴリ・デー タは、例えば、パス(良品)は"0"、フェイル(不 良) は"1"という形で格納される。そしてリダンダン 10 シのカテゴリ・データの場合には、救済可能であれば "2"というようにリダンダンシ情報を付けて格納され る。このウェハ試験は、通常ロット単位で行なわれ、こ れらウェハの試験結果には上述したようにファイル名に ロットNo.、ウェハNo. が付されてデータ・ファイ ル24に格納され、まとまった段階で、ネットワーク3 5を通じてホストコンピュータ34に吸い上げられる。 【0021】このカテゴリ・データ・ファイル24に格 納されたデータのうち、パスとリダンダンシ可能なもの

20 あるとしてインク処理26が施される。 レーザカットは通常の 【0022】②レーザカット のテストが終わったウェハについて、まとめて行なわれ る。ホストコンピュータ34から、レーザカットを行な おうとするウェハについてのカテゴリ・データ・ファイ ル24を読み出して、ウェハ中で救済可能なチップを検 索する。リダンダンシ可能なカテゴリがあった場合、即 ち救済チップが検索されると、そのチップ情報からレー ザカットのアドレスを読み出してそのアドレスにレーザ 装置32のビーム口を移動させレーザカットを行う。即 ち、該当するメモリセルの配線をメモリセルから切り離 して、予め用意した救済用のセルを代りに充当してメモ リを救済する。

以外のデータをもつチップについては、全てフェイルで

【0023】 ②エンドテスト ②でレーザカット処理 済のウェハを対象として、まず①のプリテストで作成し たカテゴリ・データ・ファイル(Pxxxxxx. Wn n) 24をホストコンピュータ34から呼出して、その ファイル中でリダンダンシ可能なチップのカテゴリ・デ ータを再度検索する。次に、検索したリダンダンシ可能 なチップのカテゴリ・データを基に、プローバ#1,# 2でそのチップのアドレスの測定位置にスキップ移動さ せ、その救済されたチップのみのプロービング及びテス ティングを行う。これをウェハ中で救済処理の施された 全てのチップに対して繰り返し行う。そして、ウェハ毎 にカテゴリ・データ・ファイル(Fxxxxxx、Wn n) 25を作成し、テストしたチップのアドレスとその カテゴリ・データを格納する。カテゴリ・データ・ファ イル25に格納されるカテゴリ・データは既述したデー タファイル24と異なり、パスかフェイルかだけでよ く、フェイル情報をつけられたチップは救済できなかっ 【0020】このファイル24には試験されたチップ毎 50 たとしてインク処理25が施される。なお、教済を施し

てもフェイルになる例としては、I/Oエラーとか、電 源エラー等がある。

【0024】このようにウェハ中の全チップ数ではな く、救済したチップのみについてテストを行うこの方法 を、ここではスキップ・プロービング方式と呼ぶことに する。このスキップ・プロービング方式を利用したエン ドテストでは、救済されたチップのアドレスが分散する ので、多個取りではなく、1個取りでチップの試験を行 うことが好ましい。また、スキップ・プロービング方式 ァイル(Fxxxxxx.Wnn) 25中のデータに は、救済処理を施したチップのデータのみが格納され る。そのため、不良チップのインク処理26において、 プリテストとエンドテストのそれぞれのカテゴリ・デー タ・ファイル24、25を利用してインク処理対象とな るカテゴリのチップにインカマシン33によりインキン グする。

【0025】次に、図2及び図3を用いて本発明の要部 となるエンドテストにおけるスキップ・プロービング・ フローを具体的に説明する。

【0026】レーザカット処理済のウェハがプローバ# 1, #2にセットされるのを待ち(ステップ101)、 セットされたらエンドテストで作成するデータ・ファイ ル名(Fxxxxxx. Wnn) を入力する(ステップ 102)。そしてサブルーチンに入り、ここでデータ・ ファイルから救済チップアドレスの検索処理を行なっ て、プローバにスキップすべき位置を指示するためのス キップ・アドレス・テーブル" XXX(a) " を作る。 このときのデータ数をnとするが、このルーチン内では $a = n \cos 3(x + y) \cos 30$ · テーブルの変数 a を初期値 a = 1 にセットする(ステ ップ104)。

【0027】つづけて、データ数n=0か否かを判断し (ステップ105)、"0"であればそのウェハについ てスキップ・プロービングが終わったとして本フローの 最初に戻る。否であれば未だリペア確認を要するチップ があるとして、スキップ・アドレス・テーブル" ХХХ (a)"の位置にウェハを移動する(ステップ106)

、移動後プロービングを行ない、パス/フェイルのデ バイス試験をする(ステップ107,108)。エンド 40 テストのデータ・ファイル25にチップのアドレスとそ の試験結果、即ちパスかフェイルかを格納する(ステッ プ109)。そして、nの値をデクリメントすると共に (n=n-1)、変数aの値をインクリメント(a=a-1) した後(ステップ110)、ステップ105に戻 りリペア確認を要する全てのチップについてのチェック が終わるまでデバイス試験を繰り返す。

【0028】次に上述したサブルーチンステップ103 の詳細を図3を用いて説明する。

で作成したカテゴリ・データ・ファイル24のファイル 名(Pxxxxxx. Wnn) を入力して、ホストコン ピュータ34から、あるいはテスタ31のハード・ディ スクからデータ・ファイル24の呼出しを行う(ステッ プ201, 202)。スキップ・データ数の初期値nを n=0に設定する(ステップ203)。

【0030】つづけて、データの検索処理を行なって(ステップ204)、データ・ファイル・エンドが終了し たか否かを判断し(ステップ205) 、終了であればメ を利用した場合、エンドテストのカテゴリ・データ・フ 10 インフロー(図2) にリターンする。データ・ファイル が終わっていなければ、救済データのカテゴリが見つか るまでデータの検索処理を繰り返す(ステップ206) 。 救済データのカテゴリが見つかると、データ数を n = n + 1 とインクリメントしてから(ステップ207) 、救済チップのウェハのアドレスをスキップ・アドレ ス・テーブル"XXX(n)"にセットし、データの検 索処理を繰り返す(ステップ208)。このようにして プローバがスキップ・プロービングすべきスキップ・ア ドレス・テーブルを作成する。

【0031】以上述べたように本実施例によれば、重複 20 した試験を行なわなくてよいためウェハテストの無駄を 排除できる。このことは、メモリ容量の増大化に伴いそ のテスト時間の高速化を要求されているメモリウェハテ ストにおいて特に意義がある。

【0032】なお、上記実施例ではメモリの試験につい て説明したが、リダンダンシによるリペアシステムが要 求されるテストであれば、必ずしもメモリに限定される ものではない。例えば、高度に集積化されたゲートアレ イ、リニアIC等にも適用することは可能である。

[0033]

【発明の効果】本発明によれば、重複したテストを排除 できるので、ウェハ検査工程におけるウェハテスト時間 の短縮と生産性の向上を図ることが出来る。また、プロ ーバ・カードやテスタ内の消耗部品の寿命を延すことが できる。

【図面の簡単な説明】

【図1】本発明の全体の流れを示す概念図。

【図2】本発明のウェハテスト方法の要部となるエンド テストにおけるスキップ・プロービングのフローチャー

【図3】図2の要部の詳細なフローチャート。


【図4】 本発明の方法を実施するためのシステムを示す ブロック構成図。

【符号の説明】

- 31 テスタ
- 32 レーザ装置
- 33 インカマシン
- 34 ホストコンピュータ
- 35 ネットワーク


【0029】テスタ31のコンソールから、プリテスト 50

【図1】



本発明の概念図





スキップ・プローヒングのフロー

【図3】





図2の要部70-



本実施例のシステム構成